TSV（Through-Silicon Via）是在硅中形成垂直导电通道，用于把晶圆或中介层一侧的信号、电源连接到另一侧。它是许多 2.5D 中介层和 3D 堆叠的关键结构，但不是所有先进封装都必须使用 TSV。
1. TSV 的基本结构
典型 TSV 包含硅孔、绝缘层、阻挡/种子层和金属填充。绝缘层防止导体与硅基体漏电，阻挡层控制金属扩散，铜等导体承担电流。顶部和底部还要连接 RDL、焊盘或键合界面。
孔径、深度与深宽比影响刻蚀、沉积和填充难度，也影响电阻、电容、占地与机械应力。
2. 典型制造流程
流程通常包括深硅刻蚀、绝缘层沉积、阻挡/种子层形成、电镀填充、CMP 去除过镀铜，以及晶圆减薄和背面显露。Via-first、Via-middle 和 Via-last 按 TSV 相对晶体管与互连工艺的插入时机分类：常见定义分别对应器件形成前、器件形成后而金属互连完成前，以及金属互连完成后；具体流程还要说明从正面还是背面开孔。
工艺顺序改变热预算、可用材料、设计规则和良率风险，名称相同并不代表制造路径相同。
3. 常见缺陷与失效机制
深孔刻蚀可能产生侧壁粗糙和尺寸不均，沉积覆盖不足会形成薄弱点，电镀可能出现接缝或空洞。铜与硅热膨胀差异会产生应力，影响邻近器件并在温度循环中推动裂纹或界面失效。
设计中常设置 Keep-Out Zone，避免应力敏感器件过于接近 TSV。
4. 怎样检测与量测
孔深、直径、侧壁和膜层覆盖可通过截面或适用的高深宽比量测评价；铜填充空洞可用具备足够空间分辨率和对比度的 3D X-ray，或通过破坏性截面确认。扫描声学显微镜更擅长发现界面分层和声阻抗差明显的缺陷，不能笼统视为铜填充内部微小空洞的通用方法。电阻、漏电和链路测试用于评价电气完整性，但可能无法定位缺陷形貌。
总结
TSV 把平面互连扩展到硅的垂直方向，也引入深孔加工、金属填充和热机械耦合。评价 TSV 不能只看几何尺寸，还要把电气、应力和后续减薄组装一起考虑。